第一階段"乘法機"Verilog 程式設計

2007/3/19
除法機 修改為 乘法機 完成圖

計算機設計

2007/3/12
今天上課初步認識課程中會用到的工具軟體SynaptiCAD,也將範例做了些試驗,因為之前都沒修過老師的課,對於軟體的使用並不了解,相信在使用幾次後就會熟練多了!!